кварцевый генератор частотомера

1.05 Mb.Название страница4/6Дата16.03.2012Размер1.05 Mb.Тип Смотрите также:       4     ^ ТАЙМЕР НА ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ СЕРИИ К155Таймер имеет следующие параметры: максимальная выдержка 9999 с (дискрет 1 с) и 999,9 с (дискрет 0,1 с), точность выдержки определяется точ]ностью частоты сети, набор времени ЂЂЂ кнопочный, аналогично набору чисел в микрокалькуляторах, возможно многократное повторение один раз набранной выдержки, на табло индицируется оставшееся до окончания выдержки время. Блок управления (рис. 61) содержит шифратор (многокнопочный переклю]чатель SB1, микросхемы DDlt DD2, DD3.1) распределитель строб-импульсов (DD9, DD3.2, DD3.3, DD3.4, DD10, DD11, DD12), формирователь счетных им]пульсов (DD4, DD5, DD6), генератор звукового сигнала (DD7.1, DD7.2, DD7.3), триггеры управления (DD9.1 и DD9.2, DD8.1 и DD7.4, DD8.2 и DD8.3). Счетная часть (рис. 62) содержит регистр памяти (DD13 ЂЂЂ DD16), счетчик (DD17 ЂЂЂ DD20), диодный элемент ИЛИ (матрицы А1 и А2), преобразователи кода 1 ЂЂЂ 2 ЂЂЂ 4 ЂЂЂ 8 в коды семисегментного индикатора (DD21 ЂЂЂ DD24), резистор-ные блоки (R24 ЂЂЂ R27), семисегментные полупроводниковые индикаторы АЛ305А (HG1 ЂЂЂ HG4). На рис. 62 развернута половина схемы. Нижняя часть схемы от]личается от верхней отсутствием цепи зажигания десятичной точки (SA3.2, нижние резисторы резисторных блоков R24 и R25, сегмент h ЂЂЂ точка HQ1). При нажатии на одну из кнопок переключателя SB1 (см. рис. 61) на вы]ходах 1 ЂЂЂ 2 ЂЂЂ 4 ЂЂЂ 8 шифратора появляется код, соответствующий нажатой кноп-ке. Одновременно входной ток ИС шифратора вместе с током одного из ре]зисторов R2 ЂЂЂ R11 включает транзистор VT2, который, в свою очередь, уста]навливает все триггеры в необходимые состояния. Спад положительного им]пульса с выхода 11 DD9.2 дифференцируется цепочкой C7R18 и формируется в прямоугольный импульс отрицательной полярности триггером Шмитта DD3.2, DD3.3. Этот импульс обеспечивает выдачу импульса отрицательной полярности с выхода 0 стробируемого по входам А1 и А2 дешифратора DD11. После ин]вертирования элементом DD12 с выхода 8 этот импульс в положительной по]лярности поступает на вход стробирования ИС регистра памяти DD16 (см. рис. 62), на информационные входы которой поступает код с выходов шифратора! Происходит запись кода в триггеры этой микросхемы. Уровень логического О о выхода DD8.2 поступает на входы записи ИС DD17 ЂЂЂ DD20 и разрешает пе]репись кода из регистра памяти в счетчик. Состояние DD20 преобразуется в код семисегментного индикатора, который поступает на индикатор HG4. Рис. 61. Схема блока управления таймераЕмкость конденсатора С7 (см. рис. 61) подобрана такой, что импульс, формируемый на выходе DD3.3, заканчивается после окончания дребезга кон]тактов нажимаемой кнопки, что обеспечивает правильность записываемого в регистр памяти кода. Спадом импульса положительной полярности с выхода DD3.4 счетчик DD10 переключается в состояние 1. В момент отпускания нажатой кнопки пе]реключателя SB1 триггер DD9.1, DD9.2 переключается в исходное состояние. Следующее нажатие любой кнопки переключателя SB1 приводит к фор]мированию импульса на очередном выходе DD12 и записи кода нажатой кноп]ки в очередную ИС регистра памяти DD15, DD14, DD13 и счетчика DD19, DD18, DD17 (см. рис. 62). Процесс записи контролируется по индика-торам HG1 ЂЂЂ HG4. После четырех нажатий на кнопки SB1 информация в ре]гистре и счетчике полностью обновляется. Если в процессе набора выдерж]ки допущена ошибка, набор можно повторить. Импульсы счета времени формируются из частоты сети 50 Гц. Напря]жение 3 В с обмотки трансформатора триггером Шмитта DD4.1, DD4.2 (см, рис. 61) преобразуется в импульсы и делится до частоты 10 Гц микросхе]мой DD5 и до 1 Гц микросхемой DD6. Выбор необходимой частоты осуще]ствляется переключателем SA3.1. При частоте 10 Гц на индикаторе HG1 пе]реключателем SA3.2 зажигается десятичная точка. Во время набора времени деление частоты сети блокировано сигналами с уровнем логической 1, посту]пающей с выходов DD8.3 и DD8.1. Рис. 62. Схема счетной части таймера. (Вход Запись подключен ко входам DD17 ЂЂЂ DD20.)При нажатии на кнопку SB2 (Пуск) триггер DD8.2, DD8.4 переключает]ся в противоположное состояние. Уровень логической 1 с выхода DD8.2 ус]танавливает в состояние 0 счетчик D10 и, поступая на входы ИС счетчика DD17, DD20 (см. рис. 62), блокирует перепись информации из регистра па]мяти в счетчик. Уровень логического 0 с выхода DD8.3 (см. рис. 61) посту]пает на входы R DD5 и DD6 и разрешает деление частоты сети. Импульсы с выходов DD5 и DD6 через инверторы DD4.3 и DD4.4 через переключатель SA3.1 поступают на вход вычитания микросхемы DD17 (см. рис. 62). Инверторы обеспечивают необходимую полярность импульсов счета. Содержимое счетчика начинает уменьшаться. Процесс счета контролирует]ся на индикаторах HG1 ЂЂЂ HG4. В момент времени, когда счетчик досчитает до 0, уровень логического 0 с выхода элемента ИЛИ, собранного на двух диодных матрицах А1 и А2 и резисторе R17, через согласующий эмиттер-ный повторитель VT3 поступает на входы элементов DD7.4 и DD8.3 и уста]навливает триггеры в противоположные состояния. Сигнал логического 0 с вы]хода DD8.2 (см. рис. 61) производит перепись информации из регистра па]мяти DD13 ЂЂЂ DD16 в счетчик, благодаря чему процесс счета блокируется. Сигнал логической 1 с выхода DD7.4 поступает на вход 10 DD7.3 и раз]решает генерацию звукового сигнала в генераторе DD7.1, DD7.2, DD7.3. По]скольку деление частоты сети разрешено сигналом логического 0, поступа]ющим на входы R DD5 и DD6, с выхода DD8.1 на вход 1 DD7.1 поступает меандр с частотой 1 Гц и звуковой сигнал прерывается с такой же частотой. Сигнал будет звучать до тех пор, пока не будет нажата одна из кнопок пе]реключателя SB1 или кнопка Пуск. В первом случае переключится только триггер DD8.1, DD7.4, прекратится звучание сигнала и блокируется деление частоты. При последующем нажатии кнопки Пуск будет обеспечена необходи]мая фаза счетных импульсов. Если же кнопка

ТАЙМЕР НА ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ СЕРИИ К155 - С. А. Бирюков цифровые устройства на интегральных микросхемах